


1) Si scriva il codice VHDL del processo la cui sintesi determina le connessioni riportate nella macrocella



2) Si scriva la definizione di “logica combinatoria”

3) Quale errore è presente nel processo sotto riportato?

```

p1: process ( A,B,D,sel )
begin
  if sel ="00" then
    C <= A;
  elsif sel ="01" then
    C <= B;
  elsif sel ="10" then
    C <= D;
  end if;
end process p1

```

.....

.....

.....

.....


.....

.....

.....

4) Si riporti nel grafo sotto il valore del vettore C determinato dal processo sequenziale p1 e dall'ingresso I

```
....
signal C: std_logic_vector(2 downto 0) ;
....
p1: process ( clk )
begin
    if clk'event and clk = '1' then
        C <= C + "001";
        if I = '1' and C = "011" then
            C <= C + "101";
        else
            if C = "101" then
                C <= "000";
            end if;
        end if;
    end if;
end process p1;
```



- 5) Disegnare e descrivere la sequenza di realizzazione di un BJT pnp laterale.**
- 6) Descrivere come si realizzano le memorie eeprom, specificando i dettagli costruttivi del dispositivo che è alla base di tali memorie**
- 7) Spiegare le differenze tra una CPU di un PC ed un microcontrollore, evidenziando le caratteristiche specifiche di ciascuno dei due tipi di processore**
- 8) Descrivere la periferica TIMER di un microcontrollore, e come essa può essere utilizzata per azionare carichi che richiedono elevata potenza.**